三星HBM 3良率僅爲10%？轉投SK海力士陣營！

三星電子五位知情人士表示，該公司計劃使用競爭對手 SK 海力士 (SK Hynix) 主導的芯片制造技術，這家全球頂級內存芯片制造商正尋求在生產用於驅動人工智能的高端芯片的競爭中迎頭趕上。

隨着生成式人工智能的日益普及，對高帶寬內存（HBM）芯片的需求不斷增長。但三星與同行SK海力士和美光科技不同，由於沒有與人工智能芯片領導者 Nvidia進行任何交易而引人注目。

三星落後的原因之一是其決定堅持使用稱爲非導電薄膜（NCF）的芯片制造技術，這會導致一些生產問題，而海力士則改用大規模回流模制底部填充（MR-MUF）方法來解決NCF的弱點，據分析師和行業觀察人士稱。

然而，三位直接了解此事的消息人士稱，三星最近發布了用於處理 MUF 技術的芯片制造設備的採購訂單。

“三星必須採取一些措施來提高其 HBM（生產）產量......採用 MUF 技術對三星來說有點自負，因爲它最終遵循了 SK 海力士首先使用的技術，”一位消息人士稱。

幾位分析師表示，三星的 HBM3 芯片生產良率約爲 10-20%，而 SK 海力士的 HBM3 生產良率約爲 60-70%。

最新版本的 HBM 芯片 HBM3 和 HBM3E 需求旺盛。它們與核心微處理器芯片捆綁在一起，幫助處理生成人工智能中的大量數據。

三星還在與材料制造商進行洽談，其中包括日本長瀨一位消息人士稱，爲了採購 MUF 材料，使用 MUF 的高端芯片的大規模生產最早可能要到明年才能准備就緒，因爲三星需要進行更多測試。

三位消息人士還表示，三星計劃在其最新的 HBM 芯片中使用 NCF 和 MUF 技術。

三星表示，其內部开發的NCF技術是HBM產品的“最佳解決方案”，將用於其新的HBM3E芯片中。三星在一份聲明中表示：“我們正在按計劃开展 HBM3E 產品業務。”

英偉達和長瀨拒絕置評。

由於信息未公开，所有消息來源均要求匿名。

三星計劃使用 MUF 突顯了其在 AI 芯片競爭中面臨的越來越大的壓力，根據研究公司 TrendForce 的數據，由於 AI 相關需求，HBM 芯片市場今年將增長一倍多，達到近 90 億美元。

非導電薄膜芯片制造技術已被芯片制造商廣泛使用，以在緊湊的高帶寬存儲芯片組中堆疊多層芯片，因爲使用熱壓縮薄膜有助於最小化堆疊芯片之間的空間。

但隨着層數的增加，制造變得復雜，粘合材料經常會出現一些問題。三星表示，其最新的 HBM3E 芯片有 12 層芯片。芯片制造商一直在尋找替代方案來解決這些弱點。

SK Hynix 領先其他公司成功轉向大規模回流模制底部填充技術，成爲第一家向 Nvidia 供應 HBM3 芯片的供應商。

KB Securities 分析師 Jeff Kim 表示，SK 海力士今年在 HBM3 和 Nvidia 更先進的 HBM 產品方面的市場份額預計將超過 80%。

美光上個月加入了高帶寬內存芯片競賽，宣布其最新的 HBM3E 芯片將被 Nvidia 採用，爲後者的 H200 Tensor 芯片提供動力，該芯片將於第二季度开始發貨。

據四位消息人士之一和另一位知情人士透露，三星的 HBM3 系列尚未通過 Nvidia 的供貨交易資格。

它在人工智能芯片競賽中的受挫也引起了投資者的注意，其股價今年下跌了7%，落後於SK海力士和美光，後者分別上漲了17%和14%。

HBM迎來夢幻技術

SK海力士正在加速开發新工藝“混合鍵合”，以保持其在高帶寬存儲器（HBM）領域的全球領先地位。業界正在密切關注SK海力士能否率先應用這一夢想封裝技術，從而繼續引領特種內存領域。

據行業官員12月18日透露，SK海力士本月在美國舉行的全球半導體會議IEDM 2023上宣布，其已確保HBM制造中使用的混合鍵合工藝的可靠性。SK海力士報告稱，其第三代HBM（HBM2E）採用8層堆疊DRAM，在使用混合鍵合工藝制造後通過了所有可靠性測試。在此次測試中，SK海力士評估了HBM在高溫下的使用壽命，並檢查了產品發貨後客戶在芯片焊接過程中可能出現的潛在問題等，涵蓋四個類別。

混合鍵合被認爲是 HBM 行業的“夢想工藝技術”。到目前爲止，HBM 在 DRAM 模塊之間使用一種稱爲“微凸塊”的材料進行連接。然而，通過混合鍵合，芯片可以在沒有凸塊的情況下連接，通過消除充當橋梁的凸塊來顯着減小芯片的厚度。

HBM 芯片的標准厚度爲 720 µm。預計將於 2026 年左右量產的第 6 代 HBM（HBM4）需要垂直堆疊 16 個 DRAM，這對當前的封裝技術滿足客戶滿意度來說是一個挑战。因此，Hybrid Bonding工藝在下一代HBM中的應用被業界認爲是必然的。

SK海力士今年已宣布計劃將混合鍵合應用於其HBM4產品。雖然本次測試是在第三代產品上進行的，其要求遠低於 HBM4 規格，而且 DRAM 層數僅爲一半（8 層），但對於外部展示 Hybrid Bonding 的潛力具有重要意義。

SK海力士是今年半導體行業HBM熱潮的關鍵參與者。該公司今年率先在第五代 HBM 的生產中引入了大規模回流成型底部填充 (MR-MUF) 工藝，從而保持了 HBM 行業領導者的地位。

HBM封裝，SK海力士有了新想法

SK 海力士正准備推出“2.5D 扇出”封裝作爲其下一代存儲半導體技術。由於今年在高帶寬內存（HBM）領域的成功表現，SK海力士對下一代芯片技術領域充滿信心，似乎正在加緊努力，通過开發“專業”內存產品來確保技術領先地位。

11月26日業內人士透露，SK海力士正准備將2.5D Fan-out封裝技術集成到繼HBM之後的下一代DRAM中。

這項新技術將兩個 DRAM 芯片水平排列，然後將它們組合起來，就像它們是一個芯片一樣。一個特徵是芯片變得更薄，因爲它們下面沒有添加基板。這使得信息技術 (IT) 設備中安裝的芯片厚度顯着減小。SK海力士預計最早將於明年公开披露使用這種封裝制造的芯片的研究結果。

SK海力士的嘗試相當獨特，因爲2.5D Fan-out封裝此前從未在內存行業嘗試過。該技術主要應用於先進系統半導體制造領域。全球領先的半導體代工廠台積電於2016年首次將扇出晶圓級封裝（FOWLP）商業化，用於生產iPhone的應用處理器，從而獲得了蘋果的信任。三星電子從今年第四季度开始將這項技術引入到 Galaxy 智能手機的先進 AP 封裝中。

SK海力士在存儲半導體領域應用扇出封裝的一個主要原因被解讀爲封裝成本的降低。業界將2.5D扇出封裝視爲一種可以通過跳過硅通孔（TSV）工藝同時增加輸入/輸出（I/O）接口數量來降低成本的技術。業界推測這種封裝技術將應用於圖形DRAM（GDDR）和其他需要擴展信息I/O的產品。

SK海力士利用這項技術搶佔內存產品小批量多樣化的IT趨勢的战略正在變得更加清晰。SK海力士正在鞏固與世界知名圖形處理單元（GPU）公司Nvidia的合作，該公司在HBM市場處於領先地位，該市場作爲下一代DRAM而受到關注。還有一個例子是，SK海力士爲蘋果新AR設備“Vision Pro”中安裝的“R1”計算單元生產並提供了特殊DRAM。SK海力士總裁Kwak No-jung表示：“在人工智能時代，我們將把存儲半導體創新爲針對每個客戶的差異化專業產品。”

誰才是新方向？

雖然目前業界都在集中研發HBM3的迭代產品，但是廠商們爲了爭奪市場的話語權，對於未來HBM技術开發有着各自不同的見解與想法。

▪️ 三星

三星正在研究在中間件中使用光子技術，光子通過鏈路的速度比電子編碼的比特更快，而且耗電量更低。光子鏈路可以飛秒速度運行。這意味着10-¹⁵個時間單位，即四十億分之一（十億分之一的百萬分之一）秒。在最近舉行的开放計算項目（OCP）峰會上，以首席工程師李彥爲代表的韓國巨頭先進封裝團隊介紹了這一主題。

除了使用光子集成電路外，另一種方法是將 HBM 堆棧更直接地連接到處理器（上圖中的三星邏輯圖）。這將涉及謹慎的熱管理，以防止過熱。這意味着隨着時間的推移，HBM 堆棧可以升級，以提供更大的容量，但這需要一個涵蓋該領域的行業標准才有可能實現。

▪️ SK海力士

據韓媒報道，SK海力士還在研究 HBM 與邏輯處理器直接連接的概念。這種概念是在混合使用的半導體中將 GPU 芯片與 HBM 芯片一起制造。芯片制造商將其視爲 HBM4 技術，並正在與英偉達和其他邏輯半導體供應商洽談。這個想法涉及內存和邏輯制造商共同設計芯片，然後由台積電（TSMC）等晶圓廠運營商制造。

這有點類似於內存處理（PIM）的想法，如果最終不能成爲行業標准的話，很可能會變成事實上的廠商獨佔。

▪️ 美光

Tom's Hardware 報道稱，美光與市場上的其他公司正在开展 HBM4 和 HBM4e 活動。美光目前正在生產 HBM3e gen-2 內存，採用 8層垂直堆疊的 24GB 芯片。美光的 12 層垂直堆疊 36GB 芯片將於 2024 年第一季度开始出樣。它正與半導體代工運營商台積電合作，將其 gen-2 HBM3e 用於人工智能和 HPC 設計應用。

美光表示，其目前的產品具有高能效，對於安裝了1000萬個GPU的設備來說，每個HBM堆棧能節省約5瓦的功耗，預計五年內將比其他HBM產品節省高達5.5億美元的運營开支。

下一代HBM

2015年以來，從HBM1到HBM3e，它們都保留了相同的1024位(每個堆棧)接口，即具有以相對適中的時鐘速度運行的超寬接口，爲了提高內存傳輸速率，下一代HBM4可能需要對高帶寬內存技術進行更實質性的改變，即從更寬的2048位內存接口开始。

出於多種技術原因，業界打算在不增加 HBM 存儲器堆棧佔用空間的情況下實現這一目標，從而將下一代 HBM 存儲器的互連密度提高一倍。HBM4 會在多個層面上實現重大技術飛躍。在 DRAM 堆疊方面，2048 位內存接口需要大幅增加內存堆疊的硅通孔數量。同時，外部芯片接口需要將凸塊間距縮小到遠小於 55 微米，而 HBM3 目前的凸塊總數（約）爲 3982 個，因此需要大幅增加微型凸塊的總數。

內存廠商表示，他們還將在一個模塊中堆疊多達 16 個內存模塊，即所謂的 16-Hi 堆疊，從而增加了該技術的復雜性。(從技術上講，HBM3 也支持 16-Hi 堆疊，但到目前爲止，還沒有制造商真正使用它）這將使內存供應商能夠顯著提高其 HBM 堆疊的容量，但也帶來了新的復雜性，即如何在不出現缺陷的情況下連接更多的 DRAM 凸塊，然後保持所產生的 HBM 堆疊適當且一致地短。

在阿姆斯特丹舉行的台積電 OIP 2023 會議上，台積電設計基礎設施管理主管這樣說道："因爲[HBM4]不是將速度提高了一倍，而是將[接口]引腳增加了一倍。這就是爲什么我們要與所有三家合作夥伴合作，確保他們的 HBM4（採用我們的先進封裝方法）符合標准，並確保 RDL 或 interposer 或任何介於兩者之間的產品都能支持（HBM4 的）布局和速度。因此，我們會繼續與三星、SK 海力士和美光合作"。

目前，台積電的 3DFabric 存儲器聯盟目前正致力於確保 HBM3E/HBM3 Gen2 存儲器與 CoWoS 封裝、12-Hi HBM3/HBM3E 封裝與高級封裝、HBM PHY 的 UCIe 以及無緩衝區 HBM（由三星率先推出的一項技術）兼容。

美光公司今年早些時候表示，"HBMNext "內存將於 2026 年左右面世，每堆棧容量介於 36 GB 和 64 GB 之間，每堆棧峰值帶寬爲 2 TB/s 或更高。所有這些都表明，即使採用更寬的內存總线，內存制造商也不會降低 HBM4 的內存接口時鐘頻率。

總結

與三星和 SK海力士不同，美光並不打算把 HBM 和邏輯芯片整合到一個芯片中，在下一代HBM發展上，韓系和美系內存廠商涇渭分明，美光可能會告訴AMD、英特爾和英偉達，大家可以通過 HBM-GPU 這樣的組合芯片獲得更快的內存訪問速度，但是單獨依賴某一家的芯片就意味着更大風險。

美國的媒體表示，隨着機器學習訓練模型的增大和訓練時間的延長，通過加快內存訪問速度和提高每個 GPU 內存容量來縮短運行時間的壓力也將隨之增加，而爲了獲得鎖定的 HBM-GPU 組合芯片設計（盡管具有更好的速度和容量）而放棄標准化 DRAM 的競爭供應優勢，可能不是正確的前進方式。

但韓媒的態度就相當曖昧了，他們認爲HBM可能會重塑半導體行業秩序，認爲IP（半導體設計資產）和工藝的重大變化不可避免，還引用了業內人士說："除了定制的'DRAM 代工廠'之外，可能還會出現一個更大的世界，即使是英偉達和 AMD 這樣的巨頭也將不得不在三星和 SK 海力士制造的板材上進行設計。"

當然SK 海力士首席執行官兼總裁 Kwak No-jeong的發言更值得玩味，他說：“HBM、計算快速鏈接（CXL）和內存處理（PIM）的出現將爲內存半導體公司帶來新的機遇，這種濱化模糊了邏輯半導體和存儲器之間的界限，內存正在從一種通用商品轉變爲一種特殊商品，起點將是 HBM4。”

由此看來，下一代HBM技術路线的選擇，可能會引發業界又一輪重大的洗牌，誰能勝出，我們不妨拭目以待。

原文鏈接

https://www.reuters.com/technology/samsung-use-chip-making-tech-favoured-by-sk-hynix-ai-chip-race-heats-up-sources-2024-03-12/

標題：三星HBM 3良率僅爲10%？轉投SK海力士陣營！

地址：https://www.iknowplus.com/post/89286.html